Sisukord:

UART disain VHDL -is: 5 sammu
UART disain VHDL -is: 5 sammu

Video: UART disain VHDL -is: 5 sammu

Video: UART disain VHDL -is: 5 sammu
Video: Exercícios de eletrônica digital 2 em VHDL com FPGA 2024, Juuli
Anonim
UART disain VHDL -is
UART disain VHDL -is

UART tähistab universaalset asünkroonset vastuvõtjat. See on kõige populaarsem ja lihtsam jadaühenduse protokoll. Selles juhendis saate teada, kuidas VHDL -is UART -moodulit kujundada.

Samm: mis on UART?

Erinevate välisseadmetega suhtlemiseks kasutavad protsessorid või kontrollerid tavaliselt UART -ühendust. See on lihtne ja kiire jadaühendus. Kuna UART on peaaegu kõigil protsessoritel miinimumnõue, on need taaskasutatavuse ja hõlpsa integreerimise eesmärgil projekteeritud tavaliselt pehmete IP-tuumadena VHDL-is või Verilogis.

2. samm: spetsifikatsioonid

Kavandatud UART -i spetsifikatsioonid on toodud allpool:

* Tavalised UART -signaalid.

* Konfigureeritav andmeedastuskiirus 600-115200.

* Proovide võtmine = 8x @vastuvõtja

* FPGA tõestatud disain - Xilinx Artix 7 plaadil.

* Testitud UART välisseadmetel, Hyperterminal edukalt - kõik baudraadid

3. samm: kujundusmeetod

  1. Kavandame 3 moodulit, mille integreerime hiljem UART -i lõpuleviimiseks.

    • Saatemoodul: hoolitseb jadaandmete edastamise eest
    • Vastuvõtja moodul: hoolitseb jadaandmete vastuvõtmise eest
    • Baud -generaatori moodul: hoolitseb baud -kella genereerimise eest.
  2. Baud -generaatori moodul on dünaamiliselt konfigureeritav. See genereerib põhikellast kaks baudikella vastavalt soovitud kiirusele. Üks saatjale, teine vastuvõtjale.
  3. Vastuvõtja moodul kasutab vastuvõtmise vea tõenäosuse minimeerimiseks 8 -kordset diskreetimissagedust, st vastuvõtja boodikell on 8 -kordne saatja bodkell.
  4. Juhtsignaalid edastamise ja vastuvõtu juhtimiseks, samuti katkestussignaal.
  5. Standardne UART jadaliides ilma pariteedibitita, ühe peatuse ja algusbitiga, 8 andmebitti.
  6. Paralleelliides suhtlemiseks hostiga, st protsessori või kontrolleriga, kes toidab ja võtab vastu paralleelseid andmeid UART -i ja sealt.

4. samm: simulatsiooni tulemused

Simulatsiooni tulemused
Simulatsiooni tulemused

Samm: manustatud failid

* UART saatemooduli -vhd fail

* UART vastuvõtja moodul - vhd fail

* Baudi generaatori moodul - vhd -fail

* UART -moodul - peamine ülemine moodul, mis integreerib ülaltoodud moodulid - vhd -fail

* UART IP Core täielik dokumentatsioon - pdf

Kõigi küsimuste korral võtke minuga julgelt ühendust:

Mitu Raj

jälgi mind:

Küsimuste korral võtke ühendust: [email protected]

Soovitan:

Lihtsa neljasuunalise assotsiatiivse vahemälu kontrolleri disain VHDL-is: 4 sammu

Lihtsa neljasuunalise assotsiatiivse vahemälu kontrolleri disain VHDL-is: 4 sammu

Lihtsa neljasuunalise komplekti assotsiatiivse vahemälu kontrolleri disain VHDL-is: minu eelmises juhendis nägime, kuidas kujundada lihtne otsene kaardistatud vahemälu kontroller. Seekord liigume sammu edasi. Kavandame lihtsa neljasuunalise assotsiatiivse vahemälu kontrolleri. Eelis? Vähem vahelejäämise määra, kuid perfo hinnaga

Programmeeritava katkestuskontrolleri disain VHDL -is: 4 sammu

Programmeeritava katkestuskontrolleri disain VHDL -is: 4 sammu

Programmeeritava katkestuskontrolleri kujundamine VHDL -is: olen ajaveebist saadud vastustest väga vaimustuses. Tänan poisid, et külastasite minu ajaveebi ja motiveerisite mind teiega oma teadmisi jagama. Seekord tutvustan veel ühe huvitava mooduli kujundust, mida näeme kõigis SOC -des - katkestus C

Lihtsa vahemälu kontrolleri disain VHDL -is: 4 sammu

Lihtsa vahemälu kontrolleri disain VHDL -is: 4 sammu

Lihtsa vahemälu kontrolleri disain VHDL -is: Kirjutan selle juhendi, sest mul oli veidi raske saada VHDL -viite koodi, et õppida ja alustada vahemälu kontrolleri kujundamist. Nii kujundasin ma vahemälu kontrolleri nullist ja katsetasin seda edukalt FPGA -ga. Mul on p

I2C Masteri disain VHDL -is: 5 sammu

I2C Masteri disain VHDL -is: 5 sammu

I2C Masteri disain VHDL -is: selles juhendis käsitletakse lihtsa I2C -kapteni kujundamist VHDL -is. MÄRKUS: täieliku pildi nägemiseks klõpsake igal pildil

Lihtsa VGA -kontrolleri disain VHDL -is ja Verilogis: 5 sammu

Lihtsa VGA -kontrolleri disain VHDL -is ja Verilogis: 5 sammu

Lihtsa VGA -kontrolleri disain VHDL -is ja Verilogis: selles juhendis kavandame RTL -is lihtsa VGA -kontrolleri. VGA -kontroller on digitaalskeem, mis on ette nähtud VGA -ekraanide juhtimiseks. See loeb kaadripuhvrist (VGA -mälu), mis tähistab kuvatavat kaadrit, ja loob vajaliku